DDR5超高速性能背后的設(shè)計(jì)挑戰(zhàn)
來源: 日期:2023-10-20 15:39:33
2020年7月,DDR5內(nèi)存技術(shù)標(biāo)準(zhǔn)正式發(fā)布,標(biāo)志著內(nèi)存技術(shù)開啟了新的篇章。DDR5以更高的帶寬和性能吸引了廣泛的關(guān)注。與之前的DDR4相比,DDR5的最大優(yōu)勢(shì)在于它顯著降低了功耗,同時(shí)將帶寬提升了一倍。具體來看,DDR5當(dāng)前發(fā)布協(xié)議的最高速率已達(dá)6.4Gbps,其時(shí)鐘頻率也從1.6GHz增加到了3.2GHz。
當(dāng)我們深入探究DDR5的更多細(xì)節(jié)時(shí),我們也發(fā)現(xiàn)這一新技術(shù)帶來了一些額外的技術(shù)挑戰(zhàn)。例如,DDR5的電源電壓相較于DDR4的1.2V降低了0.1V,達(dá)到了1.1V,雖然較低的電源電壓降低了功耗并延長了電池壽命,但同時(shí)也帶來了一些技術(shù)挑戰(zhàn),比如更容易受到噪聲的干擾,這使得信號(hào)完整性變得更具挑戰(zhàn)性,因?yàn)樾盘?hào)開關(guān)時(shí)電壓之間的噪聲余量更少,并可能會(huì)因此影響到設(shè)計(jì)。
DDR5的另一個(gè)重大變化是,與DDR4的電源管理芯片(PMIC)集成在主板上的方式不同,DDR5將電源管理IC(PMIC)從主板上轉(zhuǎn)移到了雙列直插式內(nèi)存模塊(DIMM)上。這使得電源管理、電壓調(diào)節(jié)和上電順序在物理上更接近模塊上的存儲(chǔ)器件,這也有助于確保電源完整性(PI),并增強(qiáng)對(duì)PMIC運(yùn)行方式的控制。
此外,在數(shù)據(jù)位總數(shù)保持不變的情況下,DIMM的通道數(shù)從1個(gè)通道增加到2個(gè)通道也是一個(gè)重要的進(jìn)步,通過將數(shù)據(jù)分成兩個(gè)較窄的通道傳輸,可以更有效地生成和分配時(shí)鐘信號(hào),從而來改善信號(hào)完整性。
顯然,DDR5標(biāo)準(zhǔn)的開發(fā)也考慮到了信號(hào)完整性問題,將PMIC轉(zhuǎn)移到模塊中也會(huì)發(fā)揮相應(yīng)的優(yōu)勢(shì)。然而,設(shè)計(jì)人員仍然需要考慮兼顧電源影響的信號(hào)完整性的整體效應(yīng)。如上文所述,DDR5具有高達(dá)6.4Gbps的數(shù)據(jù)速率和3.2GHz系統(tǒng)時(shí)鐘頻率,電源噪聲在這種高速操作中可能會(huì)引發(fā)更明顯的問題,對(duì)系統(tǒng)性能和穩(wěn)定性造成影響。如果分別進(jìn)行電源完整性和信號(hào)完整性分析,就可能會(huì)遺漏電源噪聲引起的問題。
因此,要想充分發(fā)揮DDR5的性能,必須在系統(tǒng)的所有關(guān)鍵點(diǎn)包括芯片、封裝和PCB進(jìn)行兼顧電源影響的信號(hào)完整性分析。但是,進(jìn)行這種層面的分析是一項(xiàng)復(fù)雜的任務(wù),它對(duì)底層計(jì)算平臺(tái)如用于仿真分析的硬件、軟件工具都有很高的要求,也會(huì)使得總體的設(shè)計(jì)時(shí)間變得更長,增加了設(shè)計(jì)的難度和復(fù)雜性。
本文關(guān)鍵詞:DDR5
相關(guān)文章:電動(dòng)汽車電機(jī)控制最新趨勢(shì)和發(fā)展
宇芯有限公司自成立以來,我們專注于代理國內(nèi)外各大知名品牌的半導(dǎo)體元器件,代理品牌有NETSOL、JSC、everspin代理、來?xiàng)頛yontek、ISSI、CYPRESS,VTI等多個(gè)品牌總代理資質(zhì),主要產(chǎn)品線為sram、mram、psram等其他存儲(chǔ)器芯片,致力于為客戶提供具有競爭優(yōu)勢(shì)的產(chǎn)品,是一家專業(yè)提供存儲(chǔ)方案解決商。